

A 国特許庁

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年11月 1日

出願番号

Application Number:

特願2000-373539

出 願 人
Applicant(s):


本田技研工業株式会社



2001年 4月27日

特許庁長官 Commissioner, Japan Patent Office





特2000-373539

【書類名】

特許願

【整理番号】

H100179502

【提出日】

平成12年11月 1日

【あて先】

特許庁長官殿

【国際特許分類】 HO4N 5/335

【請求項の数】

2

【発明者】

【住所又は居所】

埼玉県狭山市新狭山1丁目10番地1 ホンダエンジニ

アリング株式会社内

【氏名】

篠塚 典之

【発明者】

【住所又は居所】 埼玉県狭山市新狭山1丁目10番地1 ホンダエンジニ

アリング株式会社内

【氏名】

笛木 信宏

【発明者】

【住所又は居所】

埼玉県狭山市新狭山1丁目10番地1 ホンダエンジニ

アリング株式会社内

【氏名】

栗田 次郎

【発明者】

【住所又は居所】

埼玉県狭山市新狭山1丁目10番地1 ホンダエンジニ

アリング株式会社内

【氏名】

武部 克彦

【特許出願人】

【識別番号】

000005326

【住所又は居所】

東京都港区南青山二丁目1番1号

【氏名又は名称】 本田技研工業株式会社

【代表者】

吉野 浩行

【代理人】

【識別番号】

100077746

特2000-373539

【住所又は居所】 神奈川県横浜市中区弁天通り2丁目25番地 関内キャ ピタルビル6F

【弁理士】

鳥井 清 【氏名又は名称】

【電話番号】

045-201-7858

【先の出願に基づく優先権主張】

【出願日】

平成12年10月 5日提出の特許願

【整理番号】

H100179501

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 9806413



【発明の名称】 イメージセンサ

【特許請求の範囲】

【請求項1】 入射光量に応じて光電変換素子に流れるセンサ電流をMOS型トランジスタを用いて弱反転状態で対数出力特性をもって電圧信号に変換するようにした光センサ回路を画素単位として、複数の画素をマトリクス状に配設して、各1ライン分の画素列を順次選択する画素列選択回路およびその選択された画素列における各画素を順次選択する画素選択回路によって各画信号の時系列的な読出し走査を行わせるようにしたイメージセンサにおいて、各1ライン分の画素列の選択に先がけて、そのときの選択の対象となる画素列における各画素の前記MOS型トランジスタのドレイン電圧を所定時間だけ定常よりも低い値に切り換えて、前記光電変換素子の寄生容量に蓄積された電荷を放電させる電圧切換回路を設けたことを特徴とするイメージセンサ。

【請求項2】 1ライン分の画素列における各画素の出力側にサンプルアンドホールド回路を設けたことを特徴とする請求項1の記載によるイメージセンサ

【発明の詳細な説明】

[0001]

【産業上の利用分野】

本発明は、光電変換素子の寄生容量を充放電させてセンサ信号を得るようにし た光センサ回路を画素単位に用いたイメージセンサに関する。

[0002]

【従来の技術】

従来、MOS型のイメージセンサにあっては、その1画素分の光センサ回路が、図1に示すように、入射光Lsの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードPDと、その寄生容量Cの充放電を行わせるためのトランジスタQ1と、フォトダイオードPDの端子電圧Vpdを増幅するトランジスタQ2と、画信号読出し信号Vsのパルスタイミングでもって画信号Voを出力するMOSトランジスタQ3とからなっている。そして、トランジスタQ1

のゲート電圧VGをオーバフロードレインとして機能させるためのレベルに固定して、フォトダイオードPDに流れるセンサ電流を弱反転状態で対数出力特性をもって電圧信号に変換させるようにして、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようにしている。

[0003]

【発明が解決しようとする課題】

解決しようとする問題点は、入射光量に応じて光電変換素子に流れるセンサ電流をMOS型のトランジスタを用いて弱反転状態で対数出力特性をもって電圧信号に変換するようにした光センサ回路を用いたイメージセンサでは、光電変換素子の入射光量が少なくなると残像が生じてしまうことである。

[0004]

前述した光センサ回路では、フォトダイオードPDに充分な光量をもって入射 光Lsが当たっているときには、トランジスタQ1には充分なセンサ電流が流れ ることになり、そのトランジスタQ1の抵抗値もさほど大きくないことから、イ メージセンサとして残像を生ずることがないような充分な応答速度をもって光信 号の検出を行わせることができる。

[0005]


しかし、フォトダイオードPDの入射光Lsの光量が少なくなってトランジスタQ1に流れる電流が小さくなると、トランジスタQ1はそれに流れる電流が1桁小さくなるとその抵抗値が1桁大きくなるように動作するように設定されていることから、トランジスタQ1の抵抗値が増大し、フォトダイオードPDの寄生容量Cとの時定数が大きくなってその寄生容量Cに蓄積された電荷を放電するのに時間がかかるようになる。そのため、入射光Lsの光量が少なくなるにしたがって、残像が長時間にわたって観測されることになる。

[0006]

図5は、フォトダイオードPDのセンサ電流が1E-10Aから1E-15A まで急激に変化した場合の電圧信号Vpdの変化特性を示している。

[0007]

この特性から、フォトダイオードPDへの入射光Lsの光量が少ない1E-1



[0008]

したがって、フォトダイオードPDの入射光Lsの光量が少ないときのセンサ電流に応じた電圧信号Vpdの飽和時間が長くなるため、図12に示すような画信号読出し信号Vsのパルスタイミングで画信号Voの読み出しを行うと、当初ほど大きなレベルの出力が残像となってあらわれる。なお、図12中、Vpd′は増幅用のトランジスタQ2によって反転増幅された電圧信号を示している。

[0009]

【課題を解決するための手段】

本発明は、光信号を検出して電気信号に変換する光電変換素子の寄生容量の充放電を行わせるMOS型トランジスタのゲート電圧をオーバフロードレインとして機能させるためのレベルに固定して、光電変換素子のセンサ電流を弱反転状態で対数出力特性をもって電圧信号に変換するようにした光センサ回路をイメージセンサの画素単位に用いるようにしている。そして、その場合、各光センサ回路において光信号を検出する際に前記MOS型トランジスタのドレイン電圧を所定時間だけ定常値よりも低く設定して、光電変換素子の寄生容量に蓄積された電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光の光量に応じた電圧信号が得られるようにして、入射光の光量が少ない場合でも残像を生ずることがないような手段を講ずるようにしている。

[0010]

その際、特に本発明では、光センサ回路からなる画素をマトリクス状に複数配設して、各1ライン分の画素列を順次選択する画素列選択回路およびその選択された画素列における各画素を順次選択する画素選択回路によって各画信号の時系列的な読出し走査を行わせるようにしたイメージセンサにあって、各画信号の読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせるべく、各1ライン分の画素列の選択に先がけて、そのときの選択の対象となる画素列における各画素の前記MOS型トランジスタのドレイン電圧を所定時間だけ定常よりも低い値に切り換えて、前記光電変換素子の寄生容量に蓄積された電荷を放電さ



[0011]

【実施例】

図1は、本発明によるイメージセンサに用いられる1画素分の光センサ回路を 示している。

[0012]

その光センサ回路は、入射光Lsの光量に応じたセンサ電流を生ずるフォトダイオードPDと、その寄生容量Cの充放電を行わせるためのトランジスタQ1と、フォトダイオードPDの端子電圧Vpdを増幅するトランジスタQ2と、画信号読出し信号Vsのパルスタイミングでもって画信号Voを出力するMOSトランジスタQ3とからなっている。そして、トランジスタQ1のゲート電圧VGをオーバフロードレインとして機能させるためのレベルに固定して、フォトダイオードPDに流れるセンサ電流を弱反転状態で対数出力特性をもって電圧信号に変換させるようにしている。

[0013]

このような光センサ回路にあって、特に本発明では、光信号を検出する際にMOS型トランジスタQ1のドレイン電圧VDを所定時間だけ定常値よりも低く設定して、フォトダイオードPDの寄生容量Cに蓄積された電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光量に応じた電圧信号が得られるようにして、入射光Lsの光量が少ない場合でも残像を生ずることがないようにしている。

[0014]

図2は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、t1は初期化のタイミングを、t2は光信号検出のタイミングを示している。トランジスタQ1のドレイン電圧VDを定常値(ハイレベルH)から低い電圧(ローレベルL)に切り換える所定時間tmとしては、例えば1画素分の読出し速度が100nsec程度の場合に5μsec程度に設定される。図中、TはフォトダイオードPDの寄生容量Cの蓄積期間を示しており、その蓄積期間TはNTSC信号の場合1/30sec(または1/60sec)程度とな

る。

[0015]

このようなものにあって、初期化時にMOSトランジスタQ1のドレイン電圧 VDがローレベルLに切り換えられると、そのときのゲート電圧VGとドレイン 電圧VDとの間の電位差がトランジスタQ1のしきい値よりも大きければトラン ジスタQ1が低抵抗状態になる。それにより、そのときのソース側の電位がドレ イン電圧VDと同じになり(実際にはしきい値分の電位差が残る)、フォトダイ オードPDの接合容量Cが放電状態になる。

[0016]

図3は、初期化時におけるトランジスタQ1の電荷qの流れによる動作状態を 模擬的に示している。

[0017]

そして、tm時間の経過後にそのドレイン電圧VDが定常のハイレベルHに切り換えられて光信号の検出が行われると、ソース側の電位がドレイン電圧VDよりも低くなって、そのときのゲート電圧VGとドレイン電圧VDとの間の電位差がしきい値よりも大きければMOSトランジスタQ1が低抵抗状態になり、フォトダイオードPDの接合容量Cが充電状態になる。

[0018]

図4は、光信号検出時におけるトランジスタQ1の電荷 q の流れによる動作状態を模擬的に示している。

[0019]

このように光信号の検出に先がけてフォトダイオードPDの接合容量Cを放電させて初期化したのちにその接合容量Cを充電させるようにすると、その初期化のタイミングから一定の時間経過した時点での出力電圧(フォトダイオードPDの端子電圧)Vpdは入射光Lsの光量に応じた値となる。すなわち、初期化後には入射光Lsの光量の変化に追随した一定の時定数による放電特性が得られるようになる。

[0020]

その際、長時間放置すればドレイン電圧 V D からトランジスタQ 1 を通して供



給される電流とフォトダイオードPDを流れる電流とは同じになるが、前に残った電荷がなければ常に同じ放電特性が得られるので残像が生ずることがなくなる

[0021]

したがって、初期化してから一定の時間を定めて光信号を検出するようにすれば、入射光Lsの光量に応じた残像のない画信号Voを得ることができるようになる。

[0022]

図5はフォトダイオードPDのセンサ電流が1E-10Aから1E-15Aまで急激に変化した場合の電圧信号Vpdの変化特性にあって、初期化してから一定の時間1/30sec経過後に光信号の検出のタイミングを設定したときを示している。

[0023]

図6は、1/30secのタイミングで光信号の読み出しをくり返し行わせたときの電圧信号Vpdの増幅信号の特性を示している。これによれば、1/30secごとに得られる信号特性はフォトダイオードPDへの入射光Lsの光量に応じたセンサ電流に即したものとなり、残像の影響がないことがわかる。

[0024]

図7は、フォトダイオードPDへの入射光Lsの光量を変化させたときの画素信号Voの出力特性を示している。これによれば、フォトダイオードPDのセンサ電流が1E-13A以上では完全に対数出力特性となっていることがわかる。また、センサ電流が1E-13A以下の領域では対数特性から外れるものの、残像のない出力が得られることがわかる。

[0025]

また、トランジスタQ1のドレイン電圧VDを低下させるときのローレベルLの値を調整すると、完全にトランジスタQ1を低抵抗状態にできるまで電圧を下げれば図7中(a)で示すような出力特性が得られる。しかし、その制御電圧VDをゲート電圧VGと同一になるように設定すると、図7中(b)で示すような通常の対数出力特性が得られることになる。



[0026]

したがって、図7中(a)で示す出力特性の場合には、残像はないが、光量が少ないときに感度が小さくなる。図7中(b)で示す対数出力特性の場合には、 光量が少ないときでも感度は大きいが、残像が顕著になる。すなわち、感度と残像との間にはトレードオフの関係が成立する。

[0027]

したがって、図7中(a)で示す出力特性と図7中(b)で示す対数出力特性との中間の領域に出力特性がくるようにトランジスタQ1のドレイン電圧VDを調整することにより、残像を問題にしない用途では感度を優先するような設定とし、残像が問題となる用途では残像をなくすことを優先とするような設定とすることができるようになる。実際には、用途に応じて問題にならない残像の程度に応じてドレイン電圧VDを調整して、感度を可能な限り大きく設定するようにすることが考えられる。

[0028]

本発明は、このような光センサ回路を画素単位として、画素をマトリクス状に 複数配設して、各画信号の時系列的な読出し走査を行わせるようにしたイメージ センサにあって、各画信号の読出し走査に応じた適切なタイミングをもって各画 素の初期化を行わせることができるように構築したものである。

[0029]

図8は、本発明によるイメージセンサの一実施例を示している。

[0030]

そのイメージセンサは、その基本的な構成が、例えば、D11~D44からなる4×4の画素をマトリクス状に配設して、各1ライン分の画素列を画素列選択回路1から順次出力される選択信号LS1~LS4によって選択し、その選択された画素列における各画素を、画素選択回路2から順次出力される選択信号DS1~DS4によってスイッチ群3における各対応するスイッチSW1~SW4が逐次オン状態にされることによって各画信号Voが時系列的に読み出されるようになっている。図中、4は各画素における前記トランジスタQ1のゲート電圧VG用電源であり、6はドレイン電圧VD用電源である。



[0031]

そして、そのイメージセンサにあって、特に、本発明では、各1ライン分の画素列の選択に際して、その選択された画素列における各画素の前記トランジスタ Q1のドレイン電圧VDを所定のタイミングをもって定常時のハイレベルHおよび初期化時のローレベルLに切り換える電圧切換回路5を設けるようにしている

[0032]

このように構成された本発明によるイメージセンサの動作について、図9に示す各部信号のタイムチャートとともに、以下説明をする。

[0033]

まず、画素列選択信号LS1がハイレベルHになると、それに対応するD11 , D12, D13, D14からなる第1の画素列が選択される。そして、LS1 がハイレベルHになっている一定期間T1のあいだ画素選択信号DS1~DS4 が順次ハイレベルHになって、各画素D11, D12, D13, D14の画信号 Voが順次読み出される。

[0034]

次いで、画素列選択信号LS1がローレベルLになった時点で次のLS2がハイレベルHになると、それに対応するD21, D22, D23, D24からなる第2の画素列が選択される。そして、LS2がハイレベルHになっている一定期間T1のあいだ画素選択信号DS1~DS4が順次ハイレベルHになって、各画素D21, D22, D23, D24の画信号Voが順次読み出される。

[0035]

以下同様に、画素列選択信号LS3およびLS4が連続的にハイレベルHになって各対応する第3および第4の画素列が順次選択され、LS3およびLS4がそれぞれハイレベルHになっている一定期間T1のあいだ画素選択信号DS1~DS4が順次ハイレベルHになって、各画素D31,D32,D33,D34およびD41,D42,D43,D44の画信号Voが順次読み出される。

[0036]

また、画素列選択信号 LS 1 が T 1 期間後にローレベル Lに立ち下がった時点



で、そのとき選択されている第1の画素列における各画素D11, D12, D13, D14のドレイン電圧VD1をそれまでのハイレベルHからローレベルLに所定時間T2のあいだ切り換えることによって各画素の初期化が行われ、1サイクル期間T3の径過後に行われる次サイクルにおける画信号の読出しにそなえる

[0037]

次いで、画素列選択信号LS2がT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第2の画素列における各画素D21, D22, D23, D24のドレイン電圧VD1をそれまでのハイレベルHからローレベルLに所定時間T2のあいだ切り換えることによって各画素の初期化が行われ、1サイクル期間T3の径過後に行われる次サイクルにおける画信号の読出しにそなえる。

[0038]

以下同様に、画素列選択信号LS3およびLS4がそれぞれT1期間後にローレベルLに立ち下がった時点で、そのとき選択されている第3および第4の画素列にそれぞれ対応するドレイン電圧VD3をローレベルLに切り換えて各画素の初期化が行われ、1サイクル期間T3の径過後に行われる次サイクルにおける画信号の読出しにそなえる。

[0039]

なお、ここでは画素列選択信号LSX(X=1~4)がT1期間後にローレベルLに立ち下がった時点でドレイン電圧VDXをローレベルLに切り換えて初期化を行わせるようにしているが、その初期化のタイミングは画素列選択信号LSXがローレベルL状態にある画素列選択の休止期間T4中であればよい。

[0040]

以上のような各部信号の発生のタイミングは、図示しないECUの制御下で画素列選択回路1、画素選択回路2および電圧切換回路5の駆動を行わせることによって決定されるようになっている。

[0041]

このように、各画信号の読出し走査に応じた適切なタイミングをもって各画素

の初期化を行わせることによって、イメージセンサ全体としての蓄積時間の過不 足を低減できるようになる。

[0042]

しかして、本発明によれば、残像がなく、ダイナミックレンジの広い対数出力 特性をもったイメージセンサを実現できるようになる。

[0043]

また、図10は、本発明によるイメージセンサの他の実施例を示している。

[0044]

この場合には、各選択される1ライン分の画素列における各画素の出力側に、 それぞれサンプルアンドホールド回路SH1~SH4を設けるようにしている。

[0045]

そして、図11に示すように、図示しないECUの制御下において、各画素列選択信号LS1~LS4が出されるタイミングで各サンプルアンドホールド回路SH1~SH4にサンプルアンドホールド信号SHSがそれぞれ与えられて、各選択された1ライン分の画素列における各画素の画信号Voが逐次保持されるようになっている。


[0046]

しかして、このような構成によれば、各選択された1ライン分の画素列における各画素の画信号 V o の出力を安定して行わせることができるようになる。

[0047]

【効果】

以上、本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をMOS型トランジスタを用いて弱反転状態で対数出力特性をもって電圧信号に変換するようにした光センサ回路を画素単位として、複数の画素をマトリクス状に配設して、各1ライン分の画素列を順次選択する画素列選択回路およびその選択された画素列における各画素を順次選択する画素選択回路によって各画信号の時系列的な読出し走査を行わせるようにしたイメージセンサにおいて、各1ライン分の画素列の選択に先がけて、そのときの選択の対象となる画素列における各画素の前記MOS型トランジスタのドレイン電圧を所定時間だけ定常よりも低い値に切り



【図面の簡単な説明】

【図1】

本発明によるイメージセンサに用いられる1画素分の光センサ回路を示す電気 回路図である。

【図2】

光センサ回路における各部信号のタイムチャートである。

【図3】

光センサ回路の初期化時におけるトランジスタQ1の電荷qの流れによる動作 状態を模擬的に示す図である。

【図4】

光センサ回路の光信号検出時におけるトランジスタQ1の電荷qの流れによる動作状態を模擬的に示す図である。

【図5】

光センサ回路におけるフォトダイオードPDのセンサ電流が変化したときの各 電圧信号Vpdの変化特性を示す図である。

【図6】

光センサ回路において所定のタイミングで光信号の読み出しをくり返し行わせたときの電圧信号Vpdの増幅信号の特性を示す図である。

【図7】

光センサ回路においてフォトダイオードPDへの入射光Lsの光量を変化させたときの画素信号Voの出力特性を示す図である。

【図8】

本発明によるイメージセンサの一実施例を示すブロック構成図である。

【図9】



その一実施例におけるイメージセンサの各部信号のタイムチャートである。

【図10】

本発明によるイメージセンサの他の実施例を示すプロック構成図である。

【図11】

その他の実施例におけるイメージセンサの各部信号のタイムチャートである。

【図12】


初期化を行わないときの光センサ回路における入射光量が少ないときに所定の タイミングで読み出される画信号の出力特性を示す図である。

【符号の説明】


- 1 画素列選択回路
- 2 画素選択回路
- 3 画信号出力用スイッチ群
- 4 ゲート電圧用電源
- 5 電圧切換回路

【書類名】 図面


【図1】




【図2】




【図3】



【図4】




【図5】











【図7】






【図8】 画素選択回路 DS3 **DS4** DS1 DS2 SW3 SW4 LS1 VS D14 Vo V6 VD AE AD VS D12 vo DI3 Vo VD1 LS2. 画 VS D22 Vo VG VD VS D23Vo VG VD ٧s VS 田 素 D21 Vo D24Vo VG VD 切 列 VD2 换 VD用電源 選 回 択 VS D33Vo VG VD 路 VS VS D31 Vo D32Vo VG VD D34Vo VG VD 路 VD3 LS4 VS D42Vo VG VD VS D43Vo VG VD VS D41 Vo VG VD VS D44V0 V6 VD VD4 VG用電源

















【図12】



【書類名】

要約書

【要約】

【目的】 各画信号の読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせて、センサ電流に急激な変化が生じても即座にそのときの入射光の 光量に応じた電圧信号が得られて、入射光の光量が少ない場合でも残像を生ずる ことがないようにする。

【構成】 入射光量に応じて光電変換素子に流れるセンサ電流をMOS型トランジスタを用いて弱反転状態で対数出力特性をもって電圧信号に変換するようにした光センサ回路を画素に用いたイメージセンサにおいて、各1ライン分の画素列の選択に先がけて、そのときの選択の対象となる画素列における各画素の前記MOS型トランジスタのドレイン電圧を所定時間だけ定常よりも低い値に切り換えて、前記光電変換素子の寄生容量に蓄積された電荷を放電させる電圧切換回路を設ける。

【選択図】 図8

認定・付加情報

特許出願の番号

特願2000-373539

受付番号

20002110040

書類名

特許願

担当官

第三担当上席

0092

作成日

平成13年 1月16日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000005326

【住所又は居所】

東京都港区南青山二丁目1番1号

【氏名又は名称】

本田技研工業株式会社

【代理人】

申請人

【識別番号】

100077746

【住所又は居所】

神奈川県横浜市中区弁天通り2丁目25番地 関

内キャピタルビル6F

【氏名又は名称】

鳥井 清

出願人履歴情報

識別番号

[000005326]

1. 変更年月日

1990年 9月 6日

[変更理由]

新規登録

住 所

東京都港区南青山二丁目1番1号

氏 名

本田技研工業株式会社